聯發科、聯電參戰，矽光子供應鏈集結

AI算力愈跑愈快，資料傳輸也從電走向光。從COUPE、SerDes，到材料、晶圓、封裝、測試與設備，台灣業者正加速補齊關鍵拼圖，串起下一代AI光互連供應鏈。

文／盧佳柔



「就是要跟跑車跑得一樣快！」說這話的中山大學光電工程學系特聘教授洪勇智，無疑是台灣學界能回答矽光子相關提問的指標學者。

早在2017年，台積電便與中山大學積體光電元件實驗室合作研發矽光子技術，並將平台命名為COUPE。

身為當年參與台積電矽光子研發的重要成員，他接受《遠見》專訪時解釋，COUPE之名是台積電前研發副總侯上勇所取，希望光訊號的傳輸速度，能如跑車般飛快。

這個充滿巧思的名字，背後承載的卻是AI時代最迫切的難題。隨著AI晶片算力高速成長，晶片之間需要搬運的資料量也急遽增加；如果資料仍塞在傳統電訊號的「慢車道」，再強大的運算晶片，也難以發揮全部效能。

因此，台積電試圖透過COUPE讓光更靠近晶片，以更高頻寬、更低功耗的方式傳遞資料。

洪勇智指著COUPE架構圖解釋，矽光子晶片產生的光，會先從晶片正面射出，再經過微型透鏡放大、整理成平行光；到了光纖端，另一組透鏡再把光聚焦，送進光纖。

白話來說，COUPE不只要把電子晶片和矽光子晶片放在一起，還得打通光進出晶片的路徑。從光如何射出、光纖如何對準，到最後如何封裝與測試，每一關都會影響產品能否大量生產。

▲台積電積極布局CPO，帶動光學對位、晶圓級檢測與自動化設備需求，也為台灣如高明鐵（圖）等設備業者打開新市場。張智傑 攝
台積電踩油門，COUPE帶動供應鏈成形

而COUPE，正是台積電實現CPO的重要平台。CPO是將光引擎與GPU、ASIC等運算晶片整合在同一封裝內；COUPE則扮演其中的光子引擎，負責整合電子晶片與矽光子晶片，讓電訊號能在靠近運算晶片的位置迅速轉成光訊號。

只不過，要讓這輛名為COUPE的矽光子跑車真正駛進AI資料中心，不能單靠台積電。

從最上游的矽晶圓、SOI（Silicon on Insulator，絕緣層上覆矽）材料，到SerDes（Seria lizer／Deserializer，串列器／解串列器）、矽光子晶片、雷射光源、微型透鏡、光纖陣列單元（FAU），再到先進封裝、精密對位、自動化設備與光電測試，每個零組件與製程，都決定COUPE能否跑得夠快、夠穩，並且大量生產。

在最上游材料端，環球晶補上矽晶圓與SOI的關鍵拼圖。當矽光子從實驗室走向量產，材料的均勻度、客製化與穩定供應，也成為台灣供應鏈能否再進化的關鍵。

正因如此，當台積電踩下油門，一條橫跨材料、半導體、光通訊、精密光學與機械設備的台灣矽光子供應鏈，也跟著加速成形。

除了台積電從矽光子晶片與先進封裝出發，聯發科也正從另一端切入矽光子。

聯發科的獨到之處，不只在於具備ASIC設計能力，更在於已掌握高速傳輸的關鍵技術SerDes。

「因為光通訊本來就是用高速訊號傳輸，所以SerDes在中間非常重要。」洪勇智指出，SerDes本身雖然仍屬於電子晶片，卻是電訊號進入高速光互連前不可或缺的一環。它就像連接電與光的轉接頭，負責把多路低速電訊號整合成單一路高速串列訊號，再送往光學元件；接收端則反向操作，將高速訊號拆回多路低速訊號。

隨著AI資料中心朝每通道200G以上演進，SerDes的傳輸速度、功耗與訊號完整性，將直接影響光互連系統的整體效能。

業界專家透露，聯發科的SerDes技術已達200G等級，且正挑戰400G以上技術，全球具備同等能力的業者並不多，主要競爭對手包括輝達（NVIDIA）、博通（Broadcom）與邁威爾（Marvell）。在台灣業者中，不只聯發科進度相對領先，瑞昱也已投入布局，目前技術約落在100G等級。

相較多數台廠集中在晶圓製造、封裝、光學元件與光模組，聯發科的價值，在於補上台灣矽光子供應鏈相對缺乏的高速介面IP與IC設計拼圖。未來若能進階整合SerDes、驅動晶片、ASIC與矽光子元件，便有機會從單一高速電介面供應商，延伸到完整光互連平台。

進一步完整爬梳台灣矽光子產業鏈之前，得先了解矽光子不只有一種架構。

CPO、NPO與LPO，各有不同戰場

市場目前同時出現CPO、NPO（Near-Packaged Optics，近封裝光學）、LPO（Linear Pluggable Optics）與傳統可插拔式（Pluggable）光模組，不同技術間究竟是彼此競爭，還是各自服務不同市場？

聯電技術及業務發展資深副總洪圭鈞認為，這些架構更像是對應不同應用場景，而非單純的替代關係。

目前產業最積極發展CPO，因為它主要解決GPU、AI加速器之間超短距離、高頻寬互連的需求，尤其適合機櫃內的Scale-up應用。

但離開機櫃之後，如Scale-out、Scale Across等跨機櫃、跨資料中心的較長距離連接，未來仍會以可插拔式光模組為主。

可插拔式光模組最大的優勢，是模組可直接更換、維護方便，這也是它能夠長期存在的重要原因。

至於NPO與LPO，則不能混為一談。NPO是介於傳統可插拔式光模組與CPO之間的架構，通常與CPO的技術演進有關；LPO則不是CPO，而是可插拔式光模組的演進版本，主要透過簡化DSP（數位訊號處理器）降低功耗，本質上仍屬於可插拔式光模組架構。

洪圭鈞判斷，未來不會由其中一種架構全面取代其他技術，而是依照不同需求各自發展。機櫃內、高頻寬互連的Scale-up市場，CPO成長速度最快；跨機櫃、跨資料中心的Scale-out與Scale Across市場，則仍將由可插拔式光模組扮演主流。

換言之，CPO與可插拔式光模組比較像互補，而不是誰完全取代誰。

聯電另闢戰線，從量產一路延伸新架構

不同架構並行，也讓台灣晶圓代工業者走出不一樣的布局。

相較台積電聚焦高整合度的CPO，聯電則從12吋PIC（光子積體電路）、TFLN（薄膜鈮酸鋰）與先進封裝三路切入，既能服務現有可插拔式光模組，也能向CPO、Optical（光學）I/O等新架構延伸。

事實上，聯電不只布局下一代技術，現階段已在可插拔式光模組市場累積相當出貨量。

「聯電一直是默默在做，但它是真的已經有量產。」業界人士透露，目前許多可插拔式光模組採用的PIC，也就是矽光子晶片，背後都由聯電代工；其中包括不少中國光通訊客戶，8吋矽光子晶片早已進入量產，而且出貨規模並不小。

這也顯示，台灣矽光子產業並非等到CPO大量商用後才開始起跑。台積電正挑戰光電整合難度最高的CPO，聯電則已在可插拔式光模組市場累積實際出貨，兩條路徑分別從高階整合與既有市場向前推進。



測試從後段前移，漢測守住CPO良率

當矽光子朝CPO等高度整合架構發展，量產挑戰也不再只是元件能不能做出來，而是如何在晶片封裝前，就確認每一顆元件都能正常運作。測試領域的台廠也趁勢崛起，從配角變主角。

過去，測試多半位於生產線後段，產品完成後再進行驗證；但CPO把電子晶片、光子晶片、雷射、透鏡與光纖高度整合，如果等到所有元件封裝完成，才發現其中一顆晶片失效，前面的高價晶片與封裝成本都可能一起報廢。

因此，矽光子測試正從生產線末端向前移，涵蓋PIC晶圓、切割後晶粒、EIC與PIC堆疊，以及封裝成品等不同階段。測試項目也不再只有電訊號，而是必須同時處理電、光與精密對位。

投入半導體電性測試超過30年的漢測，正從先進封裝向矽光子延伸。漢測總經理王子建指出，光纖與晶片只要稍微偏移，就可能無法正確耦合；從PIC晶圓、EIC與PIC堆疊，到「上電、下光」的雙面測試，設備不只要量測電訊號，還要整合光學對位、光纖耦合與自動化控制。

CPO雖然尚未全面放量，相關測試流程與設備驗證卻必須提前展開，也讓測試從過去的配角，逐漸成為影響良率、成本與量產速度的關鍵環節，連帶催生出包括高明鐵在內，不少從傳產機械業進階轉型為「半導體黑手」的新貴。



高明鐵靠17年精度，卡位光學對位設備

當光愈來愈靠近晶片，如何讓光纖與PIC精準對位，成為矽光子量產的重要關卡。從1萬奈米一路磨到100奈米，過去深耕精密機械與運動控制的高明鐵，為這場矽光子設備戰，其實準備了17年。

早在2009年，公司便投入精密零組件與模組，最初服務手機產業。

「就是一直做、一直做，做到後來很準。」董事長陳志鑫回憶，產品精度從最早的1萬奈米，一路推進至1000、500、300、200奈米，並在2020年前後突破100奈米等級。

2023年AI浪潮興起，陳志鑫密集拜訪光通訊客戶，發現光模組從400G走向800G，傳輸速率愈高，對光纖對位精度的要求愈嚴苛，恰好與公司多年累積的技術重疊。「客戶問我們能不能協助解決，我就說試看看，結果一試成主顧！」

台積電積極投入CPO，讓高明鐵更加確信方向。「台積電做這種事情，不是隨隨便便的。」陳志鑫表示。因此，高明鐵從精密零組件，進一步跨入光學對位模組與整機設備。

陳志鑫透露，矽光子設備不只要「對得到」，還要兼顧精度、演算法、自動化與長時間穩定度，目前公司更朝50奈米、20奈米挑戰。如今，高明鐵約75％營收已來自光通訊，並準備布局PIC晶圓級光學檢測與高精度六軸定位平台。

從手機零組件走到AI矽光子，高明鐵並非突然跨界，而是把17年累積的精度，一路磨進下一場AI設備戰。

從環球晶的矽晶圓與SOI、台積電COUPE、聯發科SerDes、聯電的12吋PIC與TFLN，到漢測的光電測試、高明鐵的精密對位設備，台灣矽光子供應鏈正在不同環節同步集結。

一台跑車能否真正上路，看的從來不只是引擎性能。當材料、晶片設計、光學元件、封裝、精密組裝與測試逐步到位，台灣矽光子產業也正從單點技術突破，駛向一條更完整供應鏈的高含金量、高附加價值新賽道。

… 本文摘錄自 遠見雜誌 2026/9月 第483期